(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2002年9月26日(26.09.2002)

PCT

(10) 国際公開番号 WO 02/075709 A1

(51) 国際特許分類7:

(KONDO,Shigeki) [JP/JP]; 〒254-0065 神奈川県 平塚 市南原2丁目4-7 Kanagawa (JP).

100-0005 東京都千代田区丸の内3丁目2番3号富

(21) 国際出願番号:

PCT/JP02/02470

G09G 3/30

(22) 国際出願日:

2002年3月15日(15.03.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(81) 指定国 (国内): CN, JP, KR, US.

士ビル 602号室 Tokyo (JP).

(30) 優先権データ: 特願2001-80505

2001年3月21日(21.03.2001)

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

(74) 代理人: 岡部 正夫 , 外(OKABE,Masao et al.); 〒

(71) 出願人 (米国を除く全ての指定国について): キヤノ ン株式会社 (CANON KABUSHIKI KAISHA) [JP/JP]; 〒146-8501 東京都 大田区 下丸子3 丁目30番2号 Tokyo (JP).

添付公開書類: 国際調査報告書


(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 近藤 茂樹

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: CIRCUIT FOR DRIVING ACTIVE-MATRIX LIGHT-EMITTING ELEMENT

(54) 発明の名称: アクティブマトリクス型発光素子の駆動回路



(57) Abstract: A circuit for driving a light-emitting panel including a plurality of thin-film transistors arranged for one pixel of a light-emitting element (1) having a matrix construction. The circuit has a transistor offset canceling circuit in which a memory capacitor (C1) is arranged on the input side of the light-emitting element (1), the offset voltage of a drive transistor (M2) is instantly stored in the memory capacitor (C1), and the drop of the offset voltage is compensated when an image signal (Vdata) is applied at the next timing. Therefore, the variation of the transistor characteristics can be canceled to reduce the luminance variation of the light-emitting element and to realize quick response of the light-emitting element.

(57) 要約:

マトリクス構成を持つ発光素子(1)の1画素に対して、複数の薄膜トランジスタを配置した発光パネルの駆動回路であって、発光素子(1)の入力側にメモリ容量(C1)を配置し、前記メモリ容量(C1)に駆動トランジスタ(M2)のオフセット電圧を一瞬蓄積し、次のタイミングで印加される画像信号(Vdata)印加時に前記オフセット電圧の電圧降下分を補うようにした、トランジスタのオフセットキャンセル回路を有する発光パネルの駆動回路を提供する。これにより、トランジスタ特性のばらつきをキャンセルし、発光素子の輝度ばらつきを軽減でき、かつ発光素子の高速応答化が可能となる。

明細書

アクティブマトリクス型発光素子の駆動回路

5 技術分野

10

15

20

25

本発明は、画像表示装置に用いられる発光素子の駆動回路、詳しくは有機及び無機のエレクトロ・ルミネセンス(以下、「EL」という。)素子や発光ダイオード(以下、「LED」という。)等の自発光素子を駆動制御するアクティブマトリクス型発光素子の駆動回路、及びこれを用いたアクティブマトリクス型表示パネルに関する。

背景技術

有機及び無機EL素子、又はLED等のような発光素子をアレイ状に組み合わせ、ドットマトリクスにより文字表示を行うディスプレイは、テレビ、携帯端末等に広く利用されている。

特に、自発光素子を用いたこれらのディスプレイは、液晶を用いたディスプレイと異なり、照明のためのバックライトを必要とせず、視野角が広い等の特徴を有し、注目を集めている。中でも、トランジスタ等とこれらの発光素子とを組み合わせてスタティック駆動を行う、アクティブマトリクス型と呼ばれるディスプレイは、時分割駆動を行う単純マトリクス駆動のディスプレイと比較して、高輝度、高コントラスト、高精細等の優位性を持っており、近年注目されている。

図 8 は、Society for Information Display 発行の 1990 年秋期大会予稿集『Eurodisplay '90』の第 $216\sim219$ 頁の発表から引用したもので、従来におけるこの種のディスプレイの一例を示しており、発光素子にEL素子を使用したアクティブマトリクス型ディスプレイの発光素子駆動回路を示してい

る。

図示するように、この駆動回路では、トランジスタ35のゲートに接続された走査線36が選択されて活性化されると、トランジスタ35がオン状態となり、トランジスタ35に接続されたデータ線37から信号がコンデンサ38に書き込まれる。コンデンサ38は、トランジスタ41のゲート・ソース間電圧を決定する。そして、走査線36が非選択となりトランジスタ35がオフ状態になると、コンデンサ38の両端間の電圧は次の周期に走査線36が選択されるまで保持され、この間トランジスタ41がオン状態となる。

トランジスタ41がオン状態になると、電源電極39からEL素子40、ト 10 ランジスタ41のドレイン・ソースを順に経て共通電極42という経路に沿っ て電流が流れ、この電流により有機EL素子40が発光する。

一般的な表示素子として、コンピュータの端末、パソコンのモニタ、テレビ等の動画表示を行うためには、各画素の輝度が変化する濃淡階調表示ができることが望ましい。有機EL素子に関して、画像に階調性を出すために従来からとられてきた方式としては、アナログ階調方式、面積階調方式及び時間階調方式が挙げられる。

アナログ階調方式は、有機EL素子に流す電流量に応じて発光輝度を制御するものである。このとき電流を供給するスイッチング素子として薄膜トランジスタ (以下では「TFT」という)を用いる場合、ビデオ信号に応じた制御信号をゲート電圧に入力し、ゲート電圧に対するソース電流の特性 (Vg-Is特性)が立ち上がる領域 (便宜上ここでは「飽和領域」と呼ぶ)を用いて、スイッチング素子のコンダクタンスを制御することになる。

この場合には、有機EL素子の輝度-電圧特性に応じて、ビデオ信号側のガンマ (γ)特性を変化させておく必要がある。

25 現在用いられているTFTには、アモルファスシリコン(a-Si)方式とポリシリコン(p-Si)方式とがあるが、高移動度でかつ素子の微細化が可

能であり、またレーザー加工技術の進歩により製造プロセスの低温化が可能となったことから、多結晶シリコンTFTが主流になりつつある。しかしながら、一般的に多結晶シリコンTFTは、それを構成する結晶粒界の影響を受けやすく、特に飽和領域では電気特性のばらつきが大きく現れる。このため、仮に画素に入力されるビデオ信号電圧が均一であっても、表示にむらが生じてしまうという問題を抱えている。

また一般に現在のTFTの多くはスイッチング素子として用いられており、トランジスタの閾値電圧よりかなり高いゲート電圧を印加し、ソース電圧に対するドレイン電流の関係が一定の比例関係となる線形領域で使用されているので、上記の飽和領域でのばらつきの影響を受けにくくなっているが、アナログ階調方式を採用するためにポリシリコンTFTを飽和領域で用いるとすれば、その特性のばらつきの影響により表示性能のばらつきが生ずることが懸念されている。

例えば、図8に示したTFT回路で有機EL素子40のアナログ階調表示を 行なう場合、トランジスタ41のゲート・ソース電極間に印加される電圧は、 15 トランジスタの閾値電圧(Vth)をわずかに超える程度の電圧である。この 時のVg-Is特性を図9に示すが、ゲート電圧が大きくなるにつれてソース 電流が立ち上がる部分(すなわち飽和領域)の特性を利用する。しかし、トラ ンジスタのゲート電圧・ソース電流特性(Vg-Is特性)に図9に示すよう なばらつき(あるいはトランジスタの閾値電圧Vthにばらつき)があると、 20 例えば図8のトランジスタ41のゲート電極に一定のゲート電圧VAを印加 した場合、トランジスタ41に流れる電流はIA(実線で示す曲線とVAとの 交点)とIB(破線で示す曲線とVAとの交点)のように異なる。また有機E L素子40の発光特性も有機層の膜厚分布など、製造プロセス上の問題により、 一定の電圧が印加されたときに与える発光輝度がばらつき、特に階調を与える 25 輝度の場合顕著に影響される。すなわち、図8において点線43で囲んだ部分

は、これらのばらつき因子を与えやすい領域を示している。本来ならば同じ輝度であるはずの有機EL素子40に流れる電流が場所によって異なることになり、そのため輝度むら等の画質劣化が生じることになる。

一方、面積階調方式は、文献AM-LCD2000、AM3-1に提案され ている。これは、一画素を複数のサブ画素に分割し、各サブ画素についてオン **/オフを行い、オンしている画素の総面積によって階調を表現するものである。** このような利用方法ではTFTをスイッチング素子として用いることにな るので、ゲート電圧としては閾値電圧よりはるかに高い電圧を印加し、ソース 電圧に対するドレイン電圧の関係が一定となる領域(すなわち線形領域)で用 いればよく、したがってTFT特性にばらつきを生ずることがないため上記発 10 光特性も安定する。しかしこの方式では表示面積に分割方法に依存したデジタ ル階調しか出せず、また階調数を増やすためにはサブ画素の面積をより小さく してサブ画素の数を増やさなくてはならない。しかしながら、仮に多結晶シリ コンTFTを用いてトランジスタを微細化したとしても、各画素に配置された トランジスタ部分の面積が発光部の面積を侵食し、画素開口率を下げるために 15 表示パネルの発光輝度を下げる結果となる。すなわち、開口率と階調性がトレ ードオフの関係にあり、結果的に階調性を上げることが困難である。また、所 望の輝度を得るためには有機EL素子への駆動電流密度を上げねばならず、こ れが素子の駆動電圧の上昇をもたらすため、素子の寿命低下を招くといった欠 20 点がある。

また、時間階調方式は、階調を有機EL素子の点灯時間によって制御する方式であり、例えばSID2000DIGEST36.1(P.912~915)で報告されている。しかしながら、TFT特性のばらつきを少なくするためには、上記面積階調方式と同様にTFTを線形領域で動作させる必要があり、やはり駆動回路の電源電圧や消費電力が上昇するという問題がある。

また、時間階調方式は、ディスプレイを駆動する上でシステム的にも複雑に

15

20

25

なる。現在、表示素子について最も一般的な映像信号は、3原色RGBの輝度信号がアナログ信号で出力されている。ビデオ信号においては、コンポジット信号やY/C信号から、上記RGB輝度信号にデコードされた信号を作り出している。このアナログ信号を時間振幅信号であるPWM信号に変化する必要があるが、そのためには、図10に示すように、ADコンパータ、画像メモリ、PWM信号変換回路、及びこれらを制御するMPUが必要となる。

更に、時間階調方式では、マトリクス配線を持つ素子に対して極めて短い時間のパルス電圧を印加することになり、表示パネル内のマトリクス配線の電気抵抗を下げることが必要になる。よって配線の材質をより低抵抗な材料にしたり、あるいは配線の厚みを大きくするなどの設計上の配慮が必要とされる。

また、アナログ諧調方式ならば、図11に示すように、RGBアナログ信号をディスプレイ上の表示素子に合わせた輝度信号レベルに変化するための信号アンプ回路があれば良いのに対して、時間階調方式は駆動システムが上記のように複雑になるため、全体の消費電流や素子の製造コストの上昇を招くことになる。このように、時間階調方式は、ディスプレイそのものの性能はもちろん、システム的にも課題が多い。

しかしながら、アナログ階調方式を採用しようとしても、現状のTFT技術では、上記に述べたように、個別トランジスタの閾値電圧(Vth)のばらつきが大きく、出力電流にばらつきが生じ、結果として発光輝度のばらつきを生じることになる。

ここで上記閾値電圧のばらつきについて以下に述べる。

図8から明らかなように、EL素子を駆動するTFTは、回路的にはソースフォロア回路を構成している。ソースフォロア回路においては、TFTのドレインが電源Vddに接続され、ゲートが入力端となり、ソースが出力端となる。すなわち、TFTのソースとVss (GND)の間にEL素子が配され、これに電流が流れることになる。このとき、ソース端電圧をVout、ゲート入力

電圧をVinとすると、

Vout = Vin - Vos

となる。ここでVosは、ゲート・ソース間に発生するオフセット電圧である。

一般にVosは、ソース端に流れる電流をIoutとすると、

 $V \circ s = V t h + \sqrt{(I \circ u t / \beta)}$

 $\beta = (1/2) \times \mu \times Cox \times (W/L)$

で表される。ここで μ は移動度、Cox、W、Lは、それぞれTFTのゲート酸化膜容量、ゲート幅、ゲート長である。

上式から明らかなように、TFTで構成されたソースフォロア回路では、各個別TFTはそれぞれ固有のオフセット電圧Vosを持ち、これがトランジスタの閾値電圧Vthがばらつく要因になっている。よってTFTを用いてアナログ方式で有機EL素子を駆動する上では、上記オフセット電圧の影響を除外して安定な出力特性を得ることが望まれている。

15 発明の開示

20

25

本発明は、上記の課題に鑑みて創案されたものであり、その目的は、多結晶シリコンを用いたTFTのように、特性に大きなばらつきのあるTFTを用いた場合でも、発光素子に与える信号ばらつきをキャンセルすることができ、発光素子の高速応答化を図ることが可能なアクティブマトリクス型発光素子の駆動回路を提供し、さらにこれを用いたアクティブマトリクス型表示パネルを提供することにある。

本発明は、基板上に走査線と信号線がマトリクス状に形成され、かつ、該走 査線と該信号線が交差する近傍に、ソース電極、ゲート電極及びドレイン電極 を有する複数の薄膜トランジスタと発光素子とが形成された単位画素が形成 されたアクティブマトリクス型発光素子の駆動回路において、

走査線と接続されたゲート電極、信号線と接続されたソース電極、及びドレ

イン電極からなる第1の薄膜トランジスタを含み、該ドレイン電極がメモリ容量を介して第2の薄膜トランジスタのゲート電極に接続された第1の回路部と、

一方の電極が第1の電源に接続された発光素子と、ソース電極が第2の電源 5 に接続されドレイン電極と前記発光素子が直列に配置された第2の薄膜トランジスタとを含む第2の回路部と、

参照電源に接続されたソース電極と前記第2の薄膜トランジスタのゲート 電極に接続されたドレイン電極を有する第3の薄膜トランジスタを含む第3 の回路部と、

10 前記第1及び第2の薄膜トランジスタのドレイン電極間が共通接続された 回路から成ることを特徴とするアクティブマトリクス型発光素子の駆動回路 である。

典型的には、前記参照電源の電圧は、前記第2の薄膜トランジスタの閾値電 圧より高く、前記発光素子の発光閾値電圧より低い。

15 また本発明の別の態様では、上記回路構成に、接地電位に接続されたドレイン電極と、前記発光素子の入力端子に共通接続されたソース電極を持つ第4の 薄膜トランジスタから成る回路部が追加される。

この場合は、前記第4の薄膜トランジスタをオンすることによって前記発光素子の発光状態を強制的に停止させ、特に1フィールド期間内で発光を終了させる機能を持たせることができる。

また本発明は、マトリクス状に配置された複数の画素部を備え、該複数の画素部にそれぞれ上記駆動回路と発光素子が配置されていることを特徴とするアクティブマトリクス型表示素子に関するものでもある。

25 図面の簡単な説明

20

図1は、本発明の実施例1におけるアクティブマトリクス型発光素子の駆動

回路の構成を示す。第1のTFT(M1)とメモリ容量から成る第1の回路部、第2のTFT(M2)と発光素子から成る第2の回路部、および第3のTFT(M3)と参照電源からなる第3の回路部から構成される。

図2は、本発明の実施例1における駆動回路のタイミングチャートである。

図3は、本発明の実施例2におけるアクティブマトリクス型発光素子の駆動 回路の構成を示す。上記図1の回路に第4のTFT(M4)と電源を追加した 回路を示す。

図4は、本発明の実施例2における駆動回路のタイミングチャートである。 図5は、本発明の実施例3におけるアクティブマトリクス型発光素子の駆動 回路の構成を示す。

図6は、本発明の実施例3における駆動回路のタイミングチャートである。 図7は、本発明の実施例4におけるアクティブマトリクス型表示パネルの回 路構成を示す。

図8は、従来のアクティブマトリクス型発光素子駆動回路の構成を示す。

15 図9は、トランジスタのゲート電圧-ソース電流特性(IdーIs特性)を 示す説明図である。ここでは閾値Vthが同じであるが、電流特性が異なる例 を示している。

図10は、従来のPWM駆動システムを示す。

図11は、従来のアナログ駆動システムを示す。

20

10

発明の実施の形態

以下、本発明の実施の形態を具体的な実施例により説明するが、本発明はこれらの実施例に限るものではない。

実施例1

25 図1は本発明に係るアクティブマトリクス型発光素子の駆動回路における 第1の実施例を示す構成図であり、図2は第1の実施例の駆動回路における駆

- 20

動タイミングチャートを示す説明図である。ここで、M1、M2、M3はNc h-TFT、C1はメモリ容量、 ϕ r は制御パルス信号、 ϕ g は走査線信号、V data は発光素子を駆動する映像信号である。

本実施例の駆動回路は、基板上に走査線5と信号線9がマトリクス状に形成され、これら走査線と信号線が交差する近傍にそれぞれ複数のTFT (M1、M2、M3)と発光素子1を有する単位画素が形成されたアクティブマトリクス型発光素子の駆動回路である。

本実施例では、発光素子1として有機EL素子を採用しており、この有機EL素子1の一方の電極は第1の電源6に接続されている。第1のTFT(M1)はドレイン電極がメモリ容量C1の一方の電極と接続しており、同時に第2のTFT(M2)のドレイン電極及び発光素子1の他方の電極とに接続している。また、第2のTFT(M2)はソース電極が第2の電源7に接続され、ゲート電極22がメモリ容量C1の他方の電極および第3のTFT(M3)のドレ

イン電極に接続されている。この第3のTFT(M3)は、ソース電極が参照 電源8に接続され、ゲート電極33が制御信号線4に接続されている。そして、 第1のTFT(M1)は、ソース電極が映像データ信号線9に接続され、ゲート電極11が走査線5に接続されている。

図2における第1のタイミングにおいて、TFT (M3)をオンし、ソースフォロア回路を構成するTFT (M2)のゲート電極22に参照電圧Vrefを印加する。参照電圧Vrefの値は、TFT (M2)の閾値電圧より高い値に設定されているために、このタイミングでTFT (M2)がオンする。

その結果、ソースフォロアの出力Vout、すなわち、発光素子1の一方の電極には、TFT(M3)による電位降下を無視すると、参照電圧VrefからTFT(M2)のオフセット電圧Vosを差し引いた電圧、つまり

Vout = Vref - Vos

の電圧が発生する。このときメモリ容量C1の両端には、VrefとVout

の差分である

Vref-Vout=Vos

の電圧が発生することになる。

参照電圧Vrefについて更に言えば、上式Vout値が発光素子の発光閾 値以下になるように設定すれば、このときに発光しない。

次のタイミングにおいて、TFT (M3)をオフし、TFT (M1)をオンすることにより、メモリ容量C1の一方の電極に映像データ信号Vdataを転送する。その結果、TFT (M2)のゲートにつながるメモリ容量C1の一方の端子が電気的にフローティングであるため、TFT (M2)のゲート電圧Vg (M2)には、Vdataとその前のステップで誘起された電圧Vosの和であるVdata+Vosの電圧が発生する。このとき発光素子1の一方の電極には、ソースフォロアの出力

Vout=Vdata+Vos-Vos=Vdataの電圧が発生する。

15 このように、発光素子1には、前記TFT(M2)のオフセット電圧がかか らなくなっており、オフセット電圧のキャンセルができる。

また、本実施例における参照電圧Vrefは、先述したようにVref-Vosが発光素子の発光閾値以下になるように設定される。このように電圧値を設定した場合、以下に示すような効果がある。

- 現在、長寿命化や低消費電力化の観点から発光効率を上げるための研究開発が盛んに行われているが、有機EL素子の最大効率を得るための駆動電流値は、現状では 100μ m× 100μ mの画素サイズに対して $2\sim3\mu$ A程度である。有機EL素子の接合容量はおよそ 25nF/c m²であり、 100μ m× 100μ mの画素は約 2.5pFの容量を持つことになる。
- 25 アナログ階調方式で8ピット階調を得ようとすると、最小電流は 2~3μA+2⁸=8~12nA

となる。

15

一般に有機発光素子の閾値電圧は2~3 Vであり、8 ビット階調を得るための最小電流で発光させるには、まず素子の接合容量を充電後に発光するわけであるから、その充電時間を見積もると、

5 接合容量C×発光閾値電圧Vt=最小電流Imin×時間t より、

> 時間 t = 2. $5 p F \times 2 \sim 3 V / 8 \sim 1 2 n A$ = $4 2 0 \mu s \sim 9 4 0 \mu s$

となってしまう。接合容量を充電するだけでこれだけの時間を必要とするとい 10 うことは、VGAクラスの画素サイズの画像表示装置においても動画の表示が できないことを意味する。

図1においては、TFT (M3)がONした時に、上記Vrefの電圧がTFT (M2)のゲート電極側に印加され、有機EL素子の端子にはVref-Vosの電圧が印加されている。よって、有機EL素子の発光閾値電圧をVtとすると、その差分の電圧であるVt-Voutの電圧を充電すればよいことになる。

すなわち本回路構成では、TFT (M2)のゲート電圧のプリチャージのみならず、発光素子の接合容量のプリチャージをも同時に行うことができる。

具体的に計算例を示すと、接合容量をC、発光に必要な電流をI、参照電圧 20 をVrefとすると、発光までに要する時間tは、以下のように示される。

 $t = (V t - V o u t) \times C / I$

 $= (V t - V r e f + V o s) \times C / I$

ここで、前述したように、発光電流が100nAの場合を想定する。Vt-Voutは0.5V、容量Cは2.5pFとすると、発光までに要する時間 tは、

25 $t=0.5 \times 2.5 pF/100nA=12.5 \mu s$ となる。

この値であれば、VGA規格の素子に必要な最小時間 $30 \mu s$ を実現することが可能となる。

以上説明したように、本発明によれば、TFT特性のばらつきにより発生するオフセット電圧をキャンセルできるばかりか、接合容量をあらかじめプリチャージする機能も合わせもち、接合容量の充電時間をなくして発光素子が発光するまでの時間を短縮することができる。

実施例2

5

図3は本発明に係るアクティブマトリクス型発光素子の駆動回路における 第2の実施例を示す構成図であり、図4はその駆動方法を説明するためのタイ 10 ミングチャートである。

本実施例の駆動回路は、基板上に走査線5と信号線9がマトリクス状に形成され、これら走査線と信号線が交差する近傍にそれぞれ複数のTFT (M1、M2、M3、M4)と発光素子1を有する単位画素が形成されたアクティブマトリクス型発光素子の駆動回路である。

- 15 本実施例でも、発光素子1として有機EL発光素子を採用しており、この発 光素子1の一方の電極は第1の電源6に接続されている。第1のTFT (M1) のドレイン電極はメモリ容量C1の一方の電極と接続され、これはまた第2の TFT (M2)のドレイン電極及び第4のTFT (M4)のドレイン電極にさ らに発光素子1の他方の電極に同時に接続された回路構成をとっている。
- 20 また第2のTFT(M2)は、ソース電極が第2の電源7に接続され、ゲート電極22がメモリ容量C1の他方の電極及び第3のTFT(M3)のドレイン電極と接続され、ドレイン電極は発光素子の上記他方の電極及びメモリ容量の上記一方の電極に接続されている。

さらに、第3のTFT (M3) は、ソース電極が参照電源8に接続され、ゲ 25 ート電極33が第1の制御信号線4に接続されている。そして、第1のTFT (M1) は、ソース電極が映像データ信号線9に接続され、ゲート電極11が 走査線5に接続されている。加えて、第4のTFT(M4)は、ソース電極が 第2の参照電源(基準電源)10(この場合接地電位GND)に接続され、ゲ ート電極44が第2の制御信号線14に接続されている。

本実施例におけるオフセットキャンセルに対する基本的な考え方は、第1の実施例と同じである。即ち本実施例では、メモリ容量C1の一方の電極及び発光素子1の一方の電極にソース電極が接続されたTFT (M4)を追加している。TFT (M4)のソース電極は第2の参照電源(基準電源)10としてのGNDに接続されている。ここで、TFT (M4)のオン動作は、プリチャージ(TFT (M3)のオン)タイミング前に行われる。仮に第2の参照電源(基準電源)が接地電位にあるとき、TFT (M4)がオンすると、メモリ容量C1が接地されて電荷を放電し、新たに次の信号電圧Vdataを転送する前に発光素子の両端の電位差をゼロにして、発光を完全に停止することができる。発光素子としてEL素子を用いた場合、このように発光前に一度発光素子両端の電位差をリセットすることは、素子の電気的状態を緩和し、素子の発光寿命を延ばす上で効果がある。

ただし、発光素子の発光を止めるためには、発光素子の発光閾値電圧以下の電圧でリセットすればよい。本実施例では、リセット電圧として、GND電位を用いたが、この効果を実践するためにはこの電圧に限定されるものではなく、発光素子の閾値電圧以下のある一定の電圧であればよい。例えばリセット電圧を素子の発光閾値電圧に近い電圧にセットしておくと、素子の接合容量を充電することができるために、プリチャージの効果をもたせることができる。

また、上記 2つの実施例では、構成するTFTをすべてNch-TFTとしたが、Pch-TFTで構成しても同様の効果が得られることは言うまでもない。この場合、TFTの制御電極駆動タイミング信号の論理が反転される。

25 実施例3

20

図5は本発明に係るアクティブマトリクス型発光素子の駆動回路における

第3の実施例を示す構成図であり、図6はその駆動方法を説明するためのタイミングである。

本実施例の構成は、基本的には第1の実施例と同じであるが、ソースフォロアを構成するTFT (M2) と他のTFT (M1, M3) の極性を変えていることが特徴である。そのため、プリチャージ用の制御信号 ϕ r、走査線信号 ϕ gの極性が図2とは逆になっている。本実施例では、TFT (M2) が正論理で動作するのに対し、TFT (M1, M3) は、負論理で動作する。

即ちM1、M3は、M2のローレベルでオンするので、正論理用の信号であるVref、Vdataを確実に転送することができるようになる。これにより、Vref、Vdata転送の際、それぞれのゲート電圧振幅は小さくなり、素子の規模も図1に示した駆動回路の構成に比べて小さくできる。そのため、回路全体の消費電力も小さくできるメリットが生じる。

実施例4

20

図7は、本発明に係るアクティブマトリクス型表示パネルの一実施例を示す 構成図であり、第1の実施例の駆動回路をマトリクス状に配列した表示パネルである。本実施例の表示パネルは、第1の実施例における駆動回路をそれぞれ合み、かつマトリクス状に配置された複数の画素部を備え、これら複数の画素部にそれぞれ発光素子1が配置されている。図7では、簡略化するために2×2のマトリクス回路を示したが、行列数に制限がないのは明らかである。

制御パルス信号φr及び参照電圧Vrefは、各画素共通に接続され、全画

10

15

20

25

素一度に動作する。制御パルス信号 ϕ rは、各行毎に独立に制御しても良く、この場合は、 ϕ r制御用に別個行選択をするための出力回路が必要になる。

このように構成したマトリクス表示装置は、TFTの閾値電圧Vtのばらつきに影響されることなく、均一な表示が可能である。また、時間階調表示方式ではなく、アナログ諧調表示方式であるため、PWM変調回路などが不要で、駆動システムの構成が簡単で済む。更には、従来のアナログ方式の駆動方法であるために駆動システムも簡略化でき、この面でもコスト上有利である。

また、時間階調方式では1フィールド時間内を数分割するために、短い時間内に点灯制御することが必要になる。このため、マトリクス配線の電気抵抗が高いと駆動波形に時間遅延が生じることから、その電気抵抗を限りなく小さくすることが求められる。しかし本方式の回路を採用することにより、配線抵抗を極端に小さくする必要もないことから、配線材料の選択が容易となり、またその厚みを大きくする必要がないので、パネルを製造する上でコストアップも少なく、製造上も有利である。したがってコスト、消費電力ともに、従来に比べて改善することが可能である。

また、参照電圧Vrefを前述の通り、発光素子の発光閾値以下に設定することで、発光素子の接合容量を事前にプリチャージすることが可能となり、特に低電流発光領域での発光素子の応答速度が大幅に改善できる。さらに、第2及び第3の実施例の駆動回路をマトリクス状に配列した表示パネルについても、ここでは図示しないが、上述と同様の作用・効果が得られる。

なお、以上の実施例では、発光素子として主に有機EL素子について述べたが、本発明は有機EL素子に限定されるものではなく、無機EL素子やLED等のような他の発光素子を用いる場合でも有効なことは言うまでもない。またTFTの極性についても、以上の実施例に記載された極性に限定されないことは明らかである。またTFTの構成材料はシリコン等の無機半導体に限らず、最近の有機半導体を用いた構成であってもよい。

以上説明したように、本発明のTFT回路構成を用いることにより、従来の多結晶シリコンを用いたTFTのように、その特性に大きなばらつきを持った薄膜トランジスタを用いた場合でも、発光素子に与える信号ばらつきを基本的にキャンセルでき、かつプリチャージ用の信号により発光素子に存在する接合容量をもプリチャージすることができるので、発光素子の応答速度を高速化することが可能となる。

請求の範囲

1. 基板上に走査線と信号線がマトリクス状に形成され、かつ、該走査線と該信号線が交差する近傍に、ソース電極、ゲート電極及びドレイン電極を有する複数の薄膜トランジスタと発光素子とを有する単位画素が形成されたアクティブマトリクス型発光素子の駆動回路において、

走査線と接続されたゲート電極、信号線と接続されたソース電極、及びドレイン電極からなる第1の薄膜トランジスタ (M1)を含み、該ドレイン電極がメモリ容量 (C1)を介して第2の薄膜トランジスタ (M2)のゲート電極に接続された第1の回路部と、

一方の電極が第1の電源に接続された発光素子と、ソース電極が第2の電源に接続されドレイン電極が前記発光素子の他方の電極に接続された第2の薄膜トランジスタとを含み、かくして該発光素子と該第2の薄膜トランジスタが直列に配置された第2の回路部と、

15 参照電源に接続されたソース電極と前記第2の薄膜トランジスタのゲート 電極に接続されたドレイン電極とを有する第3の薄膜トランジスタ(M3)を 含む第3の回路部と

前記第1及び第2の薄膜トランジスタのドレイン電極間が共通接続された回路から成ることを特徴とするアクティブマトリクス型発光素子の駆動回路。

20

10

- 2. 前記参照電源の電圧は、前記第2の薄膜トランジスタの閾値電圧より も高いことを特徴とする、請求項1に記載のアクティブマトリクス型発光素子 の駆動回路。
- 25 3. 前記参照電源の電圧は、前記発光素子の発光閾値電圧より低いことを特徴とする、請求項1に記載のアクティブマトリクス型発光素子の駆動回路。

4. 基準電源に接続されたドレイン電極と前記発光素子の他方の電極に共 通接続されたソース電極とを有する第4の薄膜トランジスタ(M4)を含む回 路部をさらに含む請求項1に記載のアクティブマトリクス型発光素子の駆動 回路。

5

- 5. 前記参照電源の電圧は、前記第2の薄膜トランジスタの閾値電圧より も高いことを特徴とする、請求項4に記載のアクティブマトリクス型発光素子 の駆動回路。
- 10 6. 前記基準電源の電圧は、前記発光素子の発光閾値電圧より低いことを 特徴とする、請求項4に記載のアクティブマトリクス型発光素子の駆動回路。
 - 7. 前記基準電源の電圧は、接地電位であることを特徴とする、請求項4に記載のアクティブマトリクス型発光素子の駆動回路。

15

- 8. 前記第4の薄膜トランジスタをオンすることによって前記発光素子の発光状態を停止する機能を持つことを特徴とする、請求項4に記載のアクティブマトリクス型発光素子の駆動回路。
- 20 9. マトリクス状に配置された複数の画素部を備え、該複数の画素部にそれぞれ請求項1に記載の駆動回路と発光素子が配置されていることを特徴とするアクティブマトリクス型表示素子。







FIG. 2



2/6

FIG. 3





FIG. 4



3/6

FIG. 5





FIG. 6






FIG. 8




FIG. 9




FIG. 10





FIG. 11



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/02470

A. CLASS	FICATION OF SUBJECT MATTER		1			
Int.Cl ⁷ G09G3/30						
	According to International Patent Classification (IPC) or to both national classification and IPC					
	SEARCHED cumentation searched (classification system followed by	classification symbols)				
Minimum do	commentation searched (classification system followed by $C1^7$ G09G3/00-3/38, H05B33/00-33/	/28, H01L33/00	· .			
int.	OI G03G3/00 3/30/ 1103230,00 00/	,	·			
	ion searched other than minimum documentation to the ex	dent that such documents are included i	n the fields searched			
Documentat	Chinem Voho 1920-1990 U	TESUVO SIMILARI TOTORE TESTE				
Jitsu	iyo Shinan Koho	Toroku Jitsuyo Shinan Koho	1994-2002			
NOKAL	ata base consulted during the international search (name of					
Electronic d	ata base consulted during the international search (name o	A min Dave mid, where principles, see				
•	•	•				
	•					
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where appr	opriate, of the relevant passages	Relevant to claim No.			
	WO 98/48403 Al (Sarnoff Corp.					
	29 October, 1998 (29.10.98),		104570			
Y	Full text; all drawings	·	1-2,4-5,7-9 3,6			
Ā	Full text; all drawings	-	٥, ٥			
	& US 6229506 B1		•			
	JP 3-139908 A (Olympus Optica	il Co., Ltd.),	1-2,4-5,7-9			
Y	1 14 Tune 1991 (14-06-91),		(T)			
	Full text; all drawings (Fami	ly: none)	*			
		•	4-5,7-8			
Y	JP 2001-60076 A (Sony Corp.),		4-5,7-0			
	1 of March 2001 (06.03.01),	1				
	Full text; all drawings (Fami	Liy. none,	,			
_	WO 01/06484 Al (Sony Corp.),		1-9			
A	25 January, 2001 (25.01.01),					
	Full text; all drawings					
1	& EP 1130565 A1		1			
1						
Fur	ther documents are listed in the continuation of Box C.	See patent family annex.				
	is) extraories of cited documents:	"T" later document published after the in	iternational filing date or			
"A" dom	ment defining the general state of the art which is not	priority date and not in conflict with	the application but cited to			
1	idered to be of particular relevance er document but published on or after the international filing	"" document of particular relevance. In	e claimed invention cannot oc			
مفملد		considered novel or cannot be consi step when the document is taken alo	ne			
"L" doc	ment which may throw doubts on priority claim(s) or which is to establish the publication date of another citation or other	"Yes document of norticular relevance: th	e claimed invention calliot be			
	iol moron (se specified)	considered to involve an inventive s combined with one or more other su	ch documents, such			
"O" document referring to an oral disclosure, use, exhibition or other means		combination being obvious to a per	son skilled in the all			
"P" doc	"P" document published prior to the international filing date but later & document member of the same personal					
Date of the	the priority date claimed ne actual completion of the international search.	Date of mailing of the international se	arch report			
US US	Date of the actual completion of the international scatter. 08 April, 2002 (08.04.02) 23 April, 2002 (23.04.02)					
"						
Nome	d mailing address of the ISA/	Authorized officer				
IName an	panese Patent Office	l .				
ا	Telephone No.					
Facsimile No.		Telephone 110.				

INTERNATIONAL SEARCH REPORT

International application No. PCT/JP02/02470

	ion). DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevance.	ant passages	Relevant to claim No.
A A	JP 9-244590 A (Toshiba Corp.), 19 September, 1997 (19.09.97), Full text; all drawings (Family: none)	_	1
A	JP 59-154808 A (Hitachi, Ltd.), 03 September, 1984 (03.09.84), Full text; all drawings (Family: none)		1
A .	JP 2000-347621 A (NEC Corp.), 15 December, 2000 (15.12.00), Full text; all drawings (Family: none)		4-5,7-8
	*		
	*		
,			
·			
	*		

Form PCT/ISA/210 (continuation of second sheet) (July 1998)

A. 発明の属する	分野の分類(国際特許分類(IPC)) Int.Cl' G09G 3/30		
D 細水も伝った	 ∠NRC	•	
B. 調査を行った 調査を行った最小限	分野 資料(国際特許分類(IPC))		
Walter 13 - 7 Capt 3 Page	Int. C1' G09G 3/00-3/	/38	*
,	H05B 33/00-33 H01L 33/00	3/28	
長小児答約であり答	料で調査を行った分野に含まれるもの		
取小阪資料以外の資	日本国実用新案公報 1926ー	1996年	
	日本国公開実用新案公報 1971-	2002年	
	日本国実用新案登録公報 1996-	2002年	
	日本国登録実用新案公報 1994-	2002年	
国際調査で使用した	電子データベース(データベースの名称、	調査に使用した用語)	
国外間重く及用した			
			-
		· · · · · · · · · · · · · · · · · · ·	• .
C. 関連すると認	ぬられる文献	• .	
引用文献の	•		関連する
カテゴリー*	引用文献名 及び一部の箇所が関連すると	きは、その関連する箇所の表示	請求の範囲の番号
			. 1
l wo	O 98/48403 A1 (SARNO)	FF CORPORATION)	
	1998. 10. 29		
	全文,全図		1-2, 4-5, 7-9
1	全文,全図	•	3,6
1 1 -	& US 6229506 B1	•	•
YI	P 3-139908 A (オリンバ	ペス光学工業)	1-2, 4-5, 7-9
	1991.06.14,全文,全区	図 (ファミリーなし)	
		• 1	<u> </u>
区 C欄の続きにも	ら文献が列挙されている。 	□ パテントファミリーに関する別	川紙を参照。
* 引用文献のカラ	テゴリー	の日の後に公表された文献	
	ある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表	された文献であって
50		出願と矛盾するものではなく、 の理解のために引用するもの	発明の原理人は理論
「上」国際出願日前 以後に公表さ	前の出願または特許であるが、国際出願日	「X」特に関連のある文献であって、	当該文献のみで発明
「L」優先権主張に	これにものことが、これにものでは、これにものでは、これにものできる。	の新規性又は進歩性がないと考	えられるもの
日若しくは他	他の特別な理由を確立するために引用する	「Y」特に関連のある文献であって、	
文献(理由を		上の文献との、当業者にとって	
	開示、使用、展示等に言及する文献	よって進歩性がないと考えられ 「&」同一パテントファミリー文献	S 800
リア」国際山嶼甘原	前で、かつ優先権の主張の基礎となる出願	(GC) [N] (7) (N) (N)	
国際調査を完了した	· · · · · · · · · · · · · · · · · · ·	国際調査報告の発送日	A 0.2
	08.04.02	23.0	
国際調査機関の名称	所及びあて先	特許庁審査官(権限のある職員)	2G 9308
日本国特許庁(ISA/JP) 西島 篤宏 (・甲・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・			
	番号100~8915	 電話番号 03-3581-1101	内線 6490
果 果 果 果 果 果 果 果 果 果 果 果 果 果 果 果 果 果 果	代田区霞が関三丁目4番3号	原加単々 へつ つりりょーエエクエ	1 41945 0 -2 0 0

国際調査報告

	当 か	
C (続き). 引用文献の	関連すると認められる文献	関連する
カテゴリー*		請求の範囲の番号
. Y	JP 2001-60076 A (ソニー株式会社)	4-5, 7-8
	2001.03.06,全文,全図(ファミリーなし)	
A	WO 01/06484 A1 (Sony Corporation)	1-9
	2001.01.25,全文,全図	
	& EP 1130565 A1	
A	JP 9-244590 A (株式会社東芝)	1
	1997.09.19,全文,全図(ファミリーなし)	
A	JP 59-154808 A (株式会社日立製作所)	1
	1984.09.03,全文,全図(ファミリーなし)	
	JP 2000-347621 A (日本電気株式会社)	4-5, 7-8
A	2000-347621 日 (日本電がはれるは) 2000.12.15,全文、全図(ファミリーなし)	
		·
	*	
	·	
		·
		1
	-	
	· *	
	·	